PIC64 멀티코어 64비트 마이크로프로세서 소개

Microchip Technology Inc. / 김기남 책임

웨비나정보 웨비나Q&A

최*빈2025-04-24 오전 11:09:59
PIC64의 멀티코어 스케줄링 전략은 어떤 방식으로 구현되어 있으며, 특정 RTOS 환경에서 코어 간 태스크 분배 최적화를 위한 권장 접근법은 무엇인지요?
Microchip_Chris2025.04.24
모니터링 코어에서 각 코어에 리눅스, RTOS, 베어메탈 등을 시작시킬 수 있고, 각 코어들이 서로 share 메모리로 소통할 수 있습니다.
최*빈2025-04-24 오전 11:09:26
안녕하세요.
김*수2025-04-24 오전 11:08:47
32bit core용 firmware를 64bit core용으로 마이그레이션 할때 어떤 점이 중요하고 고려할 점은 무엇인가요?
Microchip_Dongkyu2025.04.24
데이터 타입, 주소 공간, ABI, 인터럽트 처리 방식 등 전반적인 아키텍처 차이를 고려해야 합니다.
이*민2025-04-24 오전 11:08:30
듀얼 코어 락스텝 기능이 좋으면 구지 활성/비활성옵션이 있는 이유가 있나요?
Microchip_Chris2025.04.24
듀얼 코어 락스텝을 활성화하면 8개의 코어가 4개 코어로 동작하기 때문에 성능은 떨어집니다. 비활성화 시 8개의 코어가 독립적으로 동작하기 때문에 성능이 올라갑니다. 성능 vs 기능안전 트레이드 오프관계입니다.
이*훈2025-04-24 오전 11:06:11
혹시 MIPI는 몇개 지원하는가요~? 펌웨어 베어메탈도 지원하는가요?
Microchip_Chris2025.04.24
MIPI 1개를 지원하고 최대 4lane이고, lane당 1Gbps 지원합니다.
김*수2025-04-24 오전 11:04:22
ARM core대비 RISC-V 아키텍처의 장점은 무엇 인가요? 그리고 마이크로칩의 ARM, RISC-V core의 상품화 전략은 무엇인지요?
Microchip_Dongkyu2025.04.24
RISC-V Core의 경우, 오픈소스 기반이기 때문에, 확장성이 더 좋고 비용이 저렴하다는 장점이 있습니다. 또한 이를 MCHP 제품에 알맞게 추가하여 MI-V를 활용합니다. MCHP은 기존 ARM을 활용하는 제품을 계속 유지하고 있으며, PolarFire SoC와 PIC64의 경우 RISC-V 코어를 활용하여 출시하였습니다. 차후 MCHP FPGA SoC의 경우 RISC-V로 출시될 예정입니다.
이*석2025-04-24 오전 11:04:19
functional safety 대응되는 제품군도 있나요?
Microchip_Chris2025.04.24
ASIL-D와 SIL3 까지 대응됩니다.
이*규2025-04-24 오전 11:04:03
PIC64의 멀티코어 구조에서는 캐시 일관성(coherency) 문제가 발생할 수 있을 텐데, Microchip은 이를 어떻게 해결하고 있나요? 개발자가 고려해야 할 sync 전략이 있다면 알려주세요
Microchip_Chris2025.04.24
2MB cache 를 coherency 를 위해 AMP mode에서는 나누어 사용합니다. 기본 설정은 1MB 씩 나누어 RTOS와 Linux 쪽으로 독립된 Cache 를 사용합니다.
박*춘2025-04-24 오전 11:01:04
튜트리얼 사이트가 있나요
Microchip_Dongkyu2025.04.24
PIC64GX의 데모보드를 제공하고 있으며, 다양한 예시를 제공하고 있습니다.
이*규2025-04-24 오전 11:00:37
TrustZone이 적용된 PIC64 아키텍처에서, 보안 영역과 일반 영역 간의 인터럽트 처리나 shared peripheral 접근 시 어떤 설계 주의사항이 필요한가요?”
Microchip_Chris2025.04.24
TrustZone은 ARM 멀티프로세서가 지원하는 것입니다. RISC-V 코어로 TrustZone은 미지원하고요. Root of Trust 보장을 위한 별도의 키 및 인증서 저장공간이 있고, 이를 통해 boot image를 verification 후 부팅할 수 있습니다.