아날로그 회로 설계의 필요성, 그리고 LTSpice

전기전자 평생교육원 / 임승찬 교수

웨비나정보 웨비나Q&A

유*동2025-08-19 오전 11:27:04
LTspice로 ADI 말고 다른 vendor의 IC류 시뮬레이션이 되는가요?
e4ds_022025.08.19
부품 파라미터 입력창에 다른 벤더의 IC 특성을 그대로 입력하면 됩니다.
노*희2025-08-19 오전 11:26:56
항상 상세한 자료, 웨비나 감사드립니다. 많은 인사이트를 얻게 되었습니다.
e4ds2025.08.19
참여해 주셔서 감사합니다!
김*식2025-08-19 오전 11:26:48
강의 잘 보았습니다. 감사합니다.
e4ds2025.08.19
참여해 주셔서 감사합니다!
정*만2025-08-19 오전 11:26:42
좋은 강의 감사합니다.
e4ds2025.08.19
참여해 주셔서 감사합니다!
장*수2025-08-19 오전 11:23:23
[질문] FET Paralleling 구동시 전류 쏠림을 방지하는 방안은 무엇이 있을가요? Vgs_th 편차에 따른 Turn on / off 시점 불일치 포함
박*영2025-08-19 오전 11:15:47
시뮬레이션 단계에서는 성능이 잘 나오는데 실제 측정하면 이상한 스파이크나 발진이 생기는 경우가 많습니다. 이런 문제를 진단할 때 실무적으로 가장 먼저 확인하는 포인트는 무엇인가요?
e4ds_022025.08.19
회로를 꾸미고 나나 새기는 잡음 및 발진 문제와 해법을 심층적으로 아시려면 조성재 교수님의 강의를 참고하시면 많은 도움이 될 것입니다.
정*균2025-08-19 오전 11:14:34
아날로그와 디지털 전원부의 캐패시터 사용시에 세라믹과 탄탈 캐패시터 어떤것을 사용해야 되는지와 소자와의 거리같은 것도 시뮬레이션에서 확인할수 있는지 궁금합니다.
e4ds_022025.08.19
인덕터에 비해서 전원 잡음 제거용 커패시터의 배치는 덜 민감합니다. 세라믹 커패시터와 탄탈 커패시터는 잡음 제거 주파수 대역이 다르기 때문에 일반적으로 이 두가지를 지그재그 교대로 배치시키면 좋을 것입니다.
장*수2025-08-19 오전 11:12:31
질문]CVM 컨트롤러의 장애 발생 시, 장애 모니터링과 CVM의 장애 유형에 따른 복구는 어떻게 진행되는지요?(예:물리적이 컨트롤러 장애, CVM 병령 처리 장애 발생 유형 등)
생조**2025-08-19 오전 11:10:10
“시뮬레이션에서 이상적인 모델로는 잡음, 기생 성분 등을 충분히 반영하기 어렵다고 생각합니다. 특히 PCB 설계 시 기생 인덕턴스나 커패시턴스가 회로 동작에 큰 영향을 주는 경우가 있는데, 이런 요소들을 설계 단계에서 미리 고려하거나 예측할 수 있는 실무적인 방법이나 팁이 있을까요?”
e4ds_022025.08.19
잘못된 PCB 라우팅으로 인한 회로 오동작을 잡는 여러가지 방법에 대해서 아시고 싶으면 조성재 교수님의 웨비나와 강좌를 참고하시면 좋겠습니다. 그 분야 최고의 달인이십니다.
신*훈2025-08-19 오전 11:03:08
영상 다시보기나 발표자료 다운받을 수 있을까요?? 회사 업무랑 겹쳐서 나중에라도 보고 싶습니다 mjsgnscb0429@naver.com
e4ds2025.08.19
아쉽게도 해당 영상과 발표자료는 제공되지 않습니다. 다만, 추후에 오프라인 교육이 진행되니 많은 관심 부탁드립니다!