노이즈에 민감한 신호 체인에 대한 전원 공급

ADI / 권익승 상무

웨비나정보 웨비나Q&A

정*균2025-10-21 오전 10:46:44
chip이 놓여지는 부위는 빈공간이 있다면, 최대한 그라운드를 깔아주는게 좋은지 궁금합니다.
ADI22025.10.21
파워 부품이 올라가는 Top side에는 GND만 넓게 형성하면 노이즈 특성이 좋지 않습니다. 가능하다면 GND pin 근처만 넓게 배치하고 VIA를 통해서 Layer2에 GND를 넓게 배치 하는 것이 유리합니다
정*균2025-10-21 오전 10:45:07
input쪽 Cap은 세라믹이나 탄탈이나 상관이 없는지 궁금합니다.
ADI12025.10.21
cap의 종류는 상관이 없습니다. 다만 SS2 부터는 입력 cap이 내장되어 있어, 사용자가 고민할 필요가 없습니다.
김*문2025-10-21 오전 10:44:25
안녕하세요. 해당 세미나 자료를 받을 수 있을까요? 평소에 아날로그 디바이스 LDO를 선정하여 설계 하는데 자료를 정리하여 사내에 공유하는 목적으로 사용할 예정입니다. (LDO 품명 포함)
e4ds2025.10.21
오늘 발표 자료는 웨비나 상세정보 페이지에서 받으실 수 있습니다.
권*식2025-10-21 오전 10:41:04
유익한 웨비나 감사합니다
e4ds2025.10.21
안녕하세요! 참석해 주셔서 감사합니다 :)
김*원2025-10-21 오전 10:40:44
현재 보여주시는 PPT 자료는 제공해주시나요? 아니면 세미자 중간에 메모를 해야 할까요?
e4ds2025.10.21
오늘 발표 자료는 웨비나 상세정보 페이지에서 받으실 수 있습니다.
김*성2025-10-21 오전 10:38:17
안녕하세요!
ADI52025.10.21
안녕하세요
조*영2025-10-21 오전 10:37:44
[질문]1.LDO 출력 잡음을 줄이기 위한 주요 회로 기법은 어떤 것들이 있는지요? 2.잡음 민감 시스템을 처음 설계할 때, 전원 설계 관련 사전 고려 항목들은 무엇이 있는지요? 3.ADC/DAC의 아날로그 전원과 디지털 전원을 LDO로 분리할 때, LDO 간 crosstalk 문제는 어떻게 방지하는지요?
ADI12025.10.21
LDO 의 datasheet특성이 유지되도록 설계하셔야 합니다. 출력노이즈는 부가적인 노이즈가 발생하지 않도록 해야하며, PSRR을 고려하여 입력전원의 노이즈 특성도 고려하셔야 합니다. ADC/DAC의 경우, 전통적으로 AGND와 DGND를 분리하였는데, 이는 이제 올드한 방법입니다. 최근의 경향과 분석은 분리없이 AGND로 통합하는 것이 좀 더 바람직하다는 의견이 많습니다.
Jeon***2025-10-21 오전 10:37:36
LC이니, LP Filter 로 Noise 삭제하시는게 아닌지요?
ADI12025.10.21
노이즈를 줄이는 것은 칩의 설계 및 구조에 관련되어 있고, 스위칭 하모닉이나 고주파 노이즈는 필터의 도움을 받을 수 있습니다.
이*성2025-10-21 오전 10:37:35
안녕하세요. 혹시 강의 자료 받을 수 있을까요
e4ds2025.10.21
오늘 발표 자료는 웨비나 상세정보 페이지에서 받으실 수 있습니다!
이*일2025-10-21 오전 10:37:00
안녕하세요. 늦었습니다
ADI32025.10.21
환영합니다. 좋은 시간 되십시오.