노이즈와의 전쟁: “FrequencyDomain으로 꿰뚫어 보는 SI/PI/EMI”

WaveInsense / 김귀수 CTO

웨비나정보 웨비나Q&A

양*영2026-05-12 오전 10:51:33
고속 차동신호설계 시, 시간 영역에서의 스큐가 주파수 영역에서 '공통 모드 변환(Mixed-mode S-parameter)'으로 전이되어 EMI를 유발하는 메커니즘은 구체적으로 어떻게 분석될 수 있습니까?
양*영2026-05-12 오전 10:50:53
디지털 신호의 상승 시간(t_r)이 짧아짐에 따라 발생하는 '분산 현상(Dispersion)'이 주파수 영역에서 위상 왜곡에 미치는 영향과, 이를 보상하기 위한 등화기설계의 한계점은 무엇입니까?
정*나2026-05-12 오전 10:45:09
PCB 설계 시 배선 폭을 일정하게 유지하더라도 레이어 변경(Via) 시 발생하는 임피던스 불연속을 최소화하기 위해, 실무적으로 가장 우선순위에 두어야 할 설계 규칙(Design Rule)은 무엇인가요
WAVEINSENSE32026.05.12
실무에서는 PCB stack-up, reference plane, via 구조에 따라 결과가 크게 달라집니다. 종료 후 구체 사례 기준으로 설명드리겠습니다. 감사합니다. -WaveInSense 기술지원팀-
WAVEINSENSE32026.05.12
return path가 길어지는 것을 최소화 하는것이 우선으로 생각됩니다. 이것으로 인해 loop inductance 증가라든가 임피던스 불연속을 만드는 또 다른 문제를 만들 수 있습니다.
이*진2026-05-12 오전 10:40:01
오늘 발표 자료도 공유 가능하신지요?
e4ds2026.05.12
발표 자료는 웨비나 등록페이지에서 다운받으실 수 있습니다.
박*규2026-05-12 오전 10:38:04
끊겼네요..ㅠ
WAVEINSENSE22026.05.12
화면이 끊기셨을 경우, F5 또는 재접속을 통해 확인 부탁드리겠습니다. 감사합니다.
조*영2026-05-12 오전 10:37:35
[질문]1.FFT 결과에서 특정 피크가 보일 때, SI 문제인지 PI 문제인지 구분하는 실무적인 기준은 무엇인지요? 그리고 Frequency Domain 분석만으로 놓치기 쉬운 Time Domain 이슈에는 어떤 것들이 있는지요? 2.고속 인터페이스(PCIe, DDR, USB4 등)에서 가장 자주 발생하는 SI 문제는 무엇이고 Insertion Loss와 Return Loss 중 실제 시스템 안정성에 더 치명적인 요소는 무엇이라고 보시는지요? 3.Via stub이나 connector discontinuity가 특정 주파수에서 공진을 일으키는 메커니즘을 어떻게 이해하면 좋은지요? 그리고 Eye diagram이 양호한데도 EMI 문제가 발생하는 경우가 실제로 있는지도 궁금합니다. 4.PDN impedance target을 설정할 때 가장 현실적인 기준은 무엇이고 Decap 배치를 많이 해도 오히려 공진이 심해지는 경우가 있는데, 이를 예방하는 방법은 무엇인지요?
이*훈2026-05-12 오전 10:37:02
재방송도 하나요~ 너무좋은강의네요
WAVEINSENSE22026.05.12
네, 본방송 직후 11시 17분부터는 재방송이 진행되니, 놓친 부분이 있으시다면 재방송을 확인 부탁드립니다. 감사합니다. :)
e4ds2026.05.12
재방송은 11시 17분 부터 진행되며, 웨비나가 종료된 후 다시보기가 런칭됩니다.
조*식2026-05-12 오전 10:35:05
강의자료 공유해주시는지 궁금합니다.
e4ds2026.05.12
강의자료는 웨비나 등록페이지에서 다운받으실 수 있습니다.
지*호2026-05-12 오전 10:34:48
안녕하세요.
전*근2026-05-12 오전 10:32:55
안녕하세요
e4ds2026.05.12
안녕하세요. 웨비나에 참여해 주셔서 감사합니다.