CXL 기반 메모리 확장 수요가 AI 워크로드 확산과 함께 커지는 가운데, 국내 기업이 스위치를 통한 대규모 연결에서도 지연시간을 기존 직접 연결 방식과 유사하게 유지할 수 있다는 기술적 근거를 학술 무대에서 제시한다.

파네시아(대표 정명수)는 오는 6월29일 미국 롤리(Raleigh)에서 열리는 컴퓨터구조 분야 국제 학술대회 ISCA 2026 인더스트리 세션에서 차세대 CXL(컴퓨트익스프레스링크) 컨트롤러와 이를 탑재한 패브릭 스위치 기술을 발표한다고 밝혔다.

같은 세션에는 메타(Meta)의 CXL 관련 논문도 함께 발표될 예정이다.

파네시아가 이번에 제안하는 차세대 CXL 컨트롤러는 계층 간 버퍼 공유 구조를 적용해 동기화 오버헤드를 줄이는 방식으로 지연시간을 낮췄다.

기존 CXL 컨트롤러는 PCIe(피씨아이 익스프레스) 기반으로 개발되는 과정에서 계층별 버퍼를 독립적으로 관리해 내부 데이터 전송 시 구조적 지연이 발생하는 특성이 있었다.

파네시아는 이를 개선해 계층별 추가 최적화를 병행 적용했다고 설명했다.

스위치 기술의 핵심은 포트-기반 라우팅(PBR) 지원이다.

기존 계층-기반 라우팅(HBR)이 트리 구조로만 장치를 연결할 수 있었던 것과 달리, PBR은 포트 ID를 기준으로 데이터를 전송해 장치 간 연결 구성을 자유롭게 설정할 수 있다.

파네시아의 차세대 CXL 패브릭 스위치는 PBR과 HBR을 모두 지원하며, 논문 평가에서 서버 64대를 연결한 환경에서도 안정적인 성능을 유지했다고 밝혔다.

기존 방식은 연결 가능한 서버 수가 수 대 수준으로 제한되는 것으로 알려진다.

정명수 대표는 “스위치를 추가하면 지연시간 요건을 충족하기 어렵다는 인식 때문에 그동안 다중 연결 장치(MHD)를 CPU에 직접 연결하는 방식이 주로 활용됐다”며 “이번 연구는 이것이 CXL 본연의 한계가 아니라 초기 단계 구현의 특성임을 보인 것”이라고 설명했다.

파네시아는 이번 논문에서 다룬 기술을 고도화해 ‘PCIe 6.4-CXL 3.2 퓨전 스위치’ 사전배포 칩을 확보했으며, 최신 표준을 적용한 ‘PCIe 7.0-CXL 4.0 콤보 IP’ 제품화도 완료했다고 밝혔다.